Codisseny de sistemes concurrents heterogenis: hardware i aplicació

La propuesta que se presenta es un proyecto multidisciplinar que cubre diversas áreas de la Informática (métodos formales, codiseño hardware/software, concurrencia, etc.) para crear un entorno y metodología de diseño de sistemas concurrentes heterogéneos. El proyecto combina actividades de investigación básica con actividades de aplicación al entorno industrial. Las técnicas propuestas en el proyecto serán integradas en herramientas de diseño ya existentes: POLIS (de Cadence European Labs) y petrify (herramienta universitaria para síntesis de circuitos asíncronos actualmente utilizada por Intel, Philips Research, Cogency Technology y la Universidad de Manchester). POLIS será utilizado como entorno de diseño en dos aplicaciones de ámbito industrial: un sistema de monitorización de la red eléctrica (empresa AUROTRONICS) y un microsistema de control de lavadoras (empresa FAGOR). Además de los resultados industriales, el proyecto tiene como objetivos científicos el crear un conjunto de técnicas de síntesis automática y verificación formal de sistemas concurrentes utilizando formalismos basados en redes de Petri. Se pretende que estas técnicas tengan un impacto importante en la investigación realizada actualmente sobre el tema. Las actividades del proyecto están directamente relacionadas con tres proyectos ESPRIT en los que participa el grupo investigador: COSY (COdesign, Simulation and sYnthesis), ACiD (Asynchronous Circuit Design) y "Library free IC Design for Submicron Technologies".