Generador de vectores de test para circuitos NMOS representados a nivel de transistores

C. Ferrer, J.P. Deschamps, J. Oliver, J. Carrabina

    Research output: Chapter in BookChapterResearch

    Original languageSpanish
    Title of host publicationActas de las IV Jornadas de Diseño Lógico
    Place of PublicationBellaterra (Cerdanyola del Vallès) (ES)
    PublisherServei de publicacions de la Universitat Autònoma de Barcelona.
    Pages141-146
    Number of pages5
    Edition1
    Publication statusPublished - 1 Jan 1987

    Cite this