La detecció de vianants és una de les aplicacions més crítiques per a la seguretat dels cotxes autònoms. El requisit d’aquesta aplicació no és només la precisió, sinó també la velocitat i l’eficiència energètica. A la literatura, hi ha dos aproximacions principals per resoldre el problema: algorismes basats en xarxes neuronals profundes, que aconsegueixen una gran precisió però requereixen una gran quantitat de recursos i potència de càlcul; i classificacions basades en funcions fetes a mida, més adequades per a plataformes incrustades amb una recursos de càlcul i de memòria limitats. Les plataformes incrustades implementades amb FPGA i ASIC consumeixen menys energia que els sistemes basats en GPU/CPU per aconseguir resultats similars. D’altra banda, pel que fa a l’eficiència energètica, les GPU són 10 vegades millors que les FPGA en executar aplicacions que utilitzen CNNs. Tanmateix, les implementacions basades en FPGA amb tècniques d’optimització de baix nivell poden superar les basades en GPUs. En comparació amb els ASICs, l’avantatge de les FPGAs rau en la seva reconfigurabilitat, que permet actualitzacions, i en el menor temps i cost de desenvolupament. Aquesta tesi presenta la implementació de sistemes de detecció de vianants utilitzant FPGA mitjançant l’ús de l’histograma de gradients, com a extractor de característiques, i del classificador SVM. En primer lloc, l’algorisme s’implementa a Verilog HDL per aconseguir un sistema d’alt rendiment i baix consum d’energia. En segon lloc, el mateix algorisme es materialitza mitjançant el model de programació OpenCL, amb un enfocament orientat a la síntesi d’alt nivell. He comparat la meva implementació amb l’estat de l’art, tot i que les diferents implementacions tenen diferents freqüències de treball i resolució d’imatge d’entrada. Per obtenir una comparació justa, calculo el nombre de píxels per cicle de rellotge. La implementació d’aquesta tesi aconsegueix el segon millor registre amb 0,068 píxels per rellotge tot i que utilitza menys recursos FPGA que la resta. El sistema desenvolupat consumeix menys potència (només 9 W). Pel que fa a l’eficiència energètica, el nostre resultat aconsegueix el tercer millor a 1,22 FPS per watt. No obstant això, la freqüència de treball d’aquest disseny és només la meitat més alta que les freqüències de les altres implementacions. Si el rellotge de píxels es duplica fins a 100 MHz, l’eficiència energètica d’aquest disseny es la millor.
Reconfigurable HOG/SVM Implementations for Pedestrian Detection
Ngo , Q. V. (Autor). 20 de juny 2022
Tesi d’estudis: Tesi doctoral
Tesi d’estudis: Tesi doctoral