Unidad aritmética con paralelismo configurable para emular redes neuronales

Narcís Avellana; F. Lisa; Mario Reyes De Los Mozos; Elena Valderrama Valles

Unidad aritmética con paralelismo configurable para emular redes neuronales

Narcís Avellana, F. Lisa, Mario Reyes De Los Mozos, Elena Valderrama Valles

Producció científica: Capítol de llibre › Capítol › Recerca › Avaluat per experts

Idioma original	Espanyol
Títol de la publicació	Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria
Editor	Universidad de Las Palmas de Gran Canaria
Pàgines	197-201
Nombre de pàgines	4
Estat de la publicació	Publicada - 1994

Altres arxius i enllaços

http://dialnet.unirioja.es/servlet/articulo?codigo=6450513

Com citar-ho

@inbook{ca9b612b873647599e2a9c8165e67a42,

title = "Unidad aritm{\'e}tica con paralelismo configurable para emular redes neuronales",

author = "Narc{\'i}s Avellana and F. Lisa and {Reyes De Los Mozos}, Mario and {Valderrama Valles}, Elena",

year = "1994",

language = "Espa{\~n}ol",

pages = "197--201",

booktitle = "Actas del IX Congreso de Dise{\~n}o de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria",

publisher = "Universidad de Las Palmas de Gran Canaria",

address = "Espa{\~n}a",

}

Unidad aritmética con paralelismo configurable para emular redes neuronales. / Avellana, Narcís; Lisa, F.; Reyes De Los Mozos, Mario et al.
Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria. Universidad de Las Palmas de Gran Canaria, 1994. pàg. 197-201.

Producció científica: Capítol de llibre › Capítol › Recerca › Avaluat per experts

TY - CHAP

T1 - Unidad aritmética con paralelismo configurable para emular redes neuronales

AU - Avellana, Narcís

AU - Lisa, F.

AU - Reyes De Los Mozos, Mario

AU - Valderrama Valles, Elena

PY - 1994

Y1 - 1994

UR - http://dialnet.unirioja.es/servlet/articulo?codigo=6450513

M3 - Capítulo

SP - 197

EP - 201

BT - Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

PB - Universidad de Las Palmas de Gran Canaria

ER -