Automatic tuning based on hardware performance counters and machine learning

Suren Harutyunyan Gevorgyan; Eduardo César; Anna Sikora; Jiří Filipovič; Jordi Alcaraz

doi:10.1016/j.future.2025.108358

Automatic tuning based on hardware performance counters and machine learning

Títol traduït de la contribució: Sintonització Automàtica basada en comptadors hardware i aprenentaage automàtic

Suren Harutyunyan Gevorgyan, Eduardo César, Anna Sikora, Jiří Filipovič, Jordi Alcaraz

Producció científica: Contribució a revista › Article › Recerca › Avaluat per experts

1 Citació (Scopus)

3 Descàrregues (Pure)

Resum

Aquest article presenta una metodologia d'aprenentatge automàtic (ML) per ajustar automàticament aplicacions paral·leles en entorns heterogenis de computació d'alt rendiment (HPC) mitjançant registres comptadors de rendiment (HwPC). La metodologia aborda tres reptes crítics: el compromís entre la quantitat de comptadors i l'accessibilitat, la complexitat de la interpretació de dades i les necessitats d'optimització dinàmica. La metodologia, basada en l'aplicació conjunta de diferents mètodes d'aprenentatge automàtic, identifica automàticament conjunts HwPC mínims però informatius per a la identificació de la regió de codi i l'optimització dels paràmetres d'ajust. La validació experimental demostra una alta precisió en la predicció de l'assignació òptima de fils (precisió > 0,90 K-fold) i l'afinitat dels fils (precisió > 0,95), tot i que només requereix de 4 a 6 HwPC. En comparació amb mètodes basats en la cerca com OpenTuner, la metodologia aconsegueix un rendiment competitiu amb un temps d'optimització dràsticament reduït. El disseny independent de l'arquitectura permet un rendiment consistent a través de plataformes de CPU i GPU. Aquests resultats estableixen una base per a un ajust eficient, portàtil, automàtic i escalable d'aplicacions paral·leles.

Títol traduït de la contribució	Sintonització Automàtica basada en comptadors hardware i aprenentaage automàtic
Idioma original	Anglès
Número d’article	108358
Nombre de pàgines	14
Revista	Future Generation Computer Systems
Volum	179
DOIs	https://doi.org/10.1016/j.future.2025.108358
Estat de la publicació	Publicada - de juny 2026

Accés al document

10.1016/j.future.2025.108358

https://ddd.uab.cat/record/324811

Replication Data for: Automatic Tuning based on Hardware Performance Counters and Machine Learning
Filipovič, J. (Creador), Alcaraz Rodriguez, J. (Creador), Cesar Galobardes, E. (Creador), Sikora , A. B. (Creador) & Harutyunyan Gevorgyan, S. (Creador), CORA.Repositori de Dades de Recerca, 21 de gen. 2026
DOI: 10.34810/data2897, https://doi.org/10.34810/data2897
Conjunt de dades

Com citar-ho

@article{d7f9ba6e18964ec69ab384f39db6d692,

title = "Automatic tuning based on hardware performance counters and machine learning",

abstract = "This paper presents a Machine Learning (ML) methodology for automatically tuning parallel applications in heterogeneous High Performance Computing (HPC) environments using Hardware Performance Counters (HwPCs). The methodology addresses three critical challenges: counter quantity versus accessibility tradeoff, data interpretation complexity, and dynamic optimization needs. The introduced ensemble-based methodology automatically identifies minimal yet informative HwPC sets for code region identification and tuning parameter optimization. Experimental validation demonstrates high accuracy in predicting optimal thread allocation ( > 0.90 K-fold accuracy) and thread affinity ( > 0.95 accuracy) while requiring only 4–6 HwPCs. Compared to search-based methods like OpenTuner, the methodology achieves competitive performance with dramatically reduced optimization time. The architecture-agnostic design enables consistent performance across CPU and GPU platforms. These results establish a foundation for efficient, portable, automatic, and scalable tuning of parallel applications.",

keywords = "Automatic dimension reduction, Hardware performance counters, Machine learning ensembles, Parallel region classification, Tuning parameter optimization",

author = "Gevorgyan, \{Suren Harutyunyan\} and Eduardo C{\'e}sar and Anna Sikora and Ji{\v r}{\'i} Filipovi{\v c} and Jordi Alcaraz",

note = "Publisher Copyright: {\textcopyright} 2025 The Author(s). Published by Elsevier B.V. This is an open access article under the CC BY-NC-ND license. http://creativecommons.org/licenses/by-nc-nd/4.0/",

year = "2026",

month = jun,

doi = "10.1016/j.future.2025.108358",

language = "English",

volume = "179",

journal = "Future Generation Computer Systems",

issn = "0167-739X",

publisher = "Elsevier",

}

TY - JOUR

T1 - Automatic tuning based on hardware performance counters and machine learning

AU - Gevorgyan, Suren Harutyunyan

AU - César, Eduardo

AU - Sikora, Anna

AU - Filipovič, Jiří

AU - Alcaraz, Jordi

PY - 2026/6

Y1 - 2026/6

N2 - This paper presents a Machine Learning (ML) methodology for automatically tuning parallel applications in heterogeneous High Performance Computing (HPC) environments using Hardware Performance Counters (HwPCs). The methodology addresses three critical challenges: counter quantity versus accessibility tradeoff, data interpretation complexity, and dynamic optimization needs. The introduced ensemble-based methodology automatically identifies minimal yet informative HwPC sets for code region identification and tuning parameter optimization. Experimental validation demonstrates high accuracy in predicting optimal thread allocation ( > 0.90 K-fold accuracy) and thread affinity ( > 0.95 accuracy) while requiring only 4–6 HwPCs. Compared to search-based methods like OpenTuner, the methodology achieves competitive performance with dramatically reduced optimization time. The architecture-agnostic design enables consistent performance across CPU and GPU platforms. These results establish a foundation for efficient, portable, automatic, and scalable tuning of parallel applications.

AB - This paper presents a Machine Learning (ML) methodology for automatically tuning parallel applications in heterogeneous High Performance Computing (HPC) environments using Hardware Performance Counters (HwPCs). The methodology addresses three critical challenges: counter quantity versus accessibility tradeoff, data interpretation complexity, and dynamic optimization needs. The introduced ensemble-based methodology automatically identifies minimal yet informative HwPC sets for code region identification and tuning parameter optimization. Experimental validation demonstrates high accuracy in predicting optimal thread allocation ( > 0.90 K-fold accuracy) and thread affinity ( > 0.95 accuracy) while requiring only 4–6 HwPCs. Compared to search-based methods like OpenTuner, the methodology achieves competitive performance with dramatically reduced optimization time. The architecture-agnostic design enables consistent performance across CPU and GPU platforms. These results establish a foundation for efficient, portable, automatic, and scalable tuning of parallel applications.

KW - Automatic dimension reduction

KW - Hardware performance counters

KW - Machine learning ensembles

KW - Parallel region classification

KW - Tuning parameter optimization

U2 - 10.1016/j.future.2025.108358

DO - 10.1016/j.future.2025.108358

M3 - Article

SN - 0167-739X

VL - 179

JO - Future Generation Computer Systems

JF - Future Generation Computer Systems

M1 - 108358

ER -

Automatic tuning based on hardware performance counters and machine learning

Resum

Accés al document

Fingerprint

Conjunts de dades

Replication Data for: Automatic Tuning based on Hardware Performance Counters and Machine Learning

Com citar-ho