A combined pairing and chaining algorithm for CMOS layout generation

A. J. Velasco, X. Marin, R. P. Llopis, J. Carrabina

    Producció científica: Capítol de llibreCapítolRecerca

    Idioma originalEnglish
    Títol de la publicacióProceedings ED&TC European Design and Test Conference
    Lloc de publicacióLos Alamitos (US)
    Pàgines609-609
    Edició1
    DOIs
    Estat de la publicacióPublicada - 1 de gen. 1996

    Com citar-ho