Dielèctrics de porta de tecnologíes CMOS sub-32nm: caracterització nanomètrica i simulació de fiabilitat en circuits

El projecte se situa en un context en el qual el dielèctric de porta és un dels factors limitants del futur escalat de les tecnologies CMOS, els dispositius de les quals tenen ja dimensions nanomètriques. Els problemes associats més importants són un augment intolerable del corrent de pèrdues (i per tant del consum) i la reducció de la seva fiabilitat. Per superar el primer dels problemes, s'ha proposat la substitució del SiO2 per dielèctrics amb alta permitivitat (high-k). Tanmateix, la integració d'aquests dielèctrics en els circuits integrats comercials presenta encara una sèrie de problemes, per la qual cosa la substitució del SiO2 sembla encara llunyana. D'aquesta manera, s'estan dedicant múltiples esforços a millorar la fiabilitat del SiO2. En aquest sentit, resultats molt recents han mostrat que l'error del òxid de porta pot no suposar l'error del dispositiu ni del circuit en el qual s'inclou, la qual cosa suposaria una relaxació de les especificacions de fiabilitat. Es requereix, d'aquesta manera, conèixer quina és la sensibilitat real dels circuits a l'error de l'òxid. L'objectiu del projecte és en realitat doble, per analitzar el SiO2 i els dielèctrics high-k. D'una banda, es pretén caracteritzar les propietats elèctriques i la fiabilitat dels dielèctrics high-k. Ja que als dispositius de dimensions nanomètriques les variacions locals de les seves propietats tenen una rellevància fonamental en el comportament global del dispositiu, aquesta caracterització es realitzarà a escala nanomètrica, mitjançant tècniques amb elevada resolució lateral. D'altra banda, s'analitzarà l'efecte que la degradació i ruptura dielèctrica del SiO2 té en el funcionament dels dispositius i circuits microelectrònics. En l'àmbit de dispositiu, s'analitzarà com afecta la degradació/ruptura als seus paràmetres circuitales, amb la finalitat de desenvolupar models implementables en un simulador de circuits (...)